Audio-GD R-29 - Amplificatore per cuffie / Preamplificatore e DAC R-2R

Tempi di consegna circa 2 settimane

Amplificatore cuffie/preamplificatore a transistor completamente discreto e DAC R-2R in un unico modello. Modalità Multi-OS e NOS integrate. Supporto per PCM384 e DSD512

La differenza rispetto all'R-28 MK3

L'R-28 MK3 è un amplificatore cuffie/preamplificatore completamente simmetrico con transistor discreti e un DAC R-2R in un unico modello.

L'R-29 è un amplificatore cuffie/preamplificatore completamente discreto con transistor e un DAC R-2R in un unico modello.

Caratteristiche R-29

1. Amplificatore cuffie/preamplificatore completamente simmetrico con transistor discreti e DAC in un unico modello, la potenza massima in uscita dell'amplificatore cuffie raggiunge 3800 mW ed è quindi adatto alla maggior parte delle cuffie.

2. Il dispositivo dispone di due modalità di guadagno: 12 dB a basso guadagno per cuffie con sensibilità superiore a 95 dB e 22 dB ad alto guadagno in combinazione con la forte potenza sufficiente per pilotare l'HE6 con una sensibilità di circa 85 dB. Se il cliente desidera un guadagno di 6-12 dB, il guadagno totale sarà di 28-34 dB.

3. Integrati 5 alimentatori lineari e due alimentatori puri di classe A

4. Integrati 2 gruppi di decoder DSD nativi completamente discreti e 4 gruppi di decoder PCM R-2R completamente discreti e trasferimento asincrono 32 bit / PCM384K / DSD512 Amanero 384.

5. USB trasmette il segnale IIS al processore FPGA e riceve il segnale di clock dal processore FPGA. L'interfaccia USB non dispone di clock dati integrati, la trasmissione del segnale è molto precisa e la qualità del suono è notevolmente migliorata.

6. L'FPGA elabora i dati in modalità parallela. I dati IIS vengono trasmessi in modalità seriale, ogni trasmissione di dati richiede un ciclo di clock, un frame di dati (inclusi dati L e R) richiede 64 cicli di clock per l'elaborazione o la trasmissione, quindi i dati sono influenzati dai 64 cicli di clock.

La modalità di elaborazione e trasmissione dati parallela richiede però un solo ciclo di clock per completare l'elaborazione e la trasmissione di un frame di dati, evitando così l'influenza della stabilità del clock.

L'ingresso IIS (inclusi USB e HDMI-IIS) viene combinato dopo l'ingresso in dati paralleli doppi a 32 bit, l'ingresso SPDIF viene combinato dopo il decoder in dati paralleli doppi a 24 bit e l'ingresso DSD viene combinato dopo l'ingresso in dati paralleli doppi a 64 bit.

La modalità di elaborazione e trasmissione parallela può migliorare la qualità del suono in termini di trasparenza e dettaglio, rimanendo comunque analogica.

Vantaggi e svantaggi dei DAC R-2R

Vantaggi

1. Il R-2R non converte il segnale di clock nel segnale di uscita.

2. Il R-2R è insensibile al jitter. I convertitori D/A Delta-Sigma sono molto più sensibili al jitter.

3. Il segnale in uscita è molto più preciso rispetto ai convertitori D/A Delta-Sigma.

Svantaggi

1. La THD oggi con chip Sigma-Delta è molto buona rispetto alle reti R2R, ma non così buona.

2. Interferenze e imprecisioni delle resistenze della rete sono molto difficili da evitare e richiedono tecnologie complesse per essere corrette.

Design base del R-2R sul mercato

Il DAC R-2R è oggi molto popolare ed è disponibile da kit DIY fino a prodotti completamente high-end. 

Nella fascia bassa del mercato DIY, il design R-2R si basa spesso su una tecnologia vecchia sviluppata molto tempo fa da MSB, che comprende solo il design base della rete R2R, senza il meraviglioso design di correzione della tecnologia originale MSB.

Questo design utilizza chip logici a registro a scorrimento dati in modalità seriale per convertire i dati in un segnale analogico. I problemi strutturali della tecnologia R2R non possono essere evitati e le prestazioni dipendono esclusivamente dalla precisione delle resistenze della rete. 

Nel mercato high-end il design R2R è molto più complesso e offre prestazioni migliori. Una semplice rete R2R non è sufficiente per ottenere buone prestazioni e alta qualità sonora! Alcuni produttori utilizzano un design a registro a scorrimento. Un design meno complesso e meno efficiente, basato su chip logici tradizionali che operano in modalità seriale per correggere la rete.

Un design molto migliore disattiva le resistenze in modalità parallela. Un FPGA ultra-veloce controlla e corregge la rete R2R. La modalità parallela controlla ogni bit singolarmente, ottenendo così prestazioni senza precedenti. (In modalità parallela è necessario un solo ciclo di clock per emettere tutti i dati; in modalità seriale sono necessari almeno 8-24 cicli di clock.)

Il design parallelo è molto più complicato. Una volta progettato correttamente, può correggere ogni bit della pista. La foto sotto mostra un design con un tale FPGA, che può correggere le imperfezioni inevitabili delle piste R2R causate dall'intolleranza delle resistenze e ottenere le migliori prestazioni.

Precisione delle resistenze della pista (tolleranza)

Molte persone credono che la tolleranza delle resistenze nella pista sia la cosa più importante per ottenere le migliori prestazioni. Oggi una risoluzione di 24 bit è lo standard. Quale tolleranza è necessaria per raggiungere una risoluzione di 24 bit?

Se consideriamo 16 bit, una tolleranza di 1/66536, 0,1% (1/1000) non è affatto sufficiente, nemmeno una tolleranza dello 0,01% (1/10000), la migliore tolleranza disponibile a livello mondiale, può gestire correttamente 16 bit; qui non stiamo nemmeno calcolando 24 bit!

La tolleranza della resistenza non risolverà mai le imperfezioni di una pista. Ciò richiederebbe resistenze con una tolleranza dello 0,00001% e la capacità di gestire una risoluzione di 24 bit. Tuttavia, questo è solo teoricamente possibile, poiché la discrezione dei chip di logica di commutazione ha già un'impedenza interna troppo elevata e annulla la tolleranza impossibile di una resistenza.

La soluzione consiste nel correggere le piste e non affidarsi alla tolleranza delle resistenze. È una combinazione di entrambi: resistenze con tolleranza estremamente bassa, controllate da una tecnologia di correzione, e FPGA molto veloci utilizzati nel nostro design.

Significato di FPGA/CPLD

FPGA sta per "Programmable Array Logic" (logica programmabile a matrice). 
Oggi l'FPGA è utilizzato in molti DAC di alta qualità, come ad esempio nel popolare ROCKNA WAVEDREAM DAC. Utilizziamo FPGA nei nostri prodotti DAC dal 2008.

Il R-29 dispone di un FPGA integrato e di tre chipset programmabili CPLD per separare i diversi circuiti configurati ed evitare interferenze.

Il design hardware interno è completamente controllato da software complesso. Un grande vantaggio è il fatto che il software nell'FPGA può essere facilmente aggiornato per offrire nuove funzionalità o migliorare le prestazioni. Un design del genere è molto flessibile e a prova di futuro!

Compiti FPGA/CPLD

1. La potente interfaccia SPDIF dell'FPGA sostituisce i tradizionali chip di interfaccia SPDIF come DIR9001, WM8805 o AK411X, che offrono prestazioni inferiori rispetto all'FPGA.

2. Processo completo di re-clock con design FIFO, applicabile a tutti gli ingressi. In questo modo, i dati in uscita rimangono completamente sincronizzati con il segnale di clock per evitare qualsiasi jitter.

3. Oversampling integrato 2X, 4X e 8X e filtri digitali, oltre a 4 diverse modalità NOS reali (solo filtraggio analogico a 6 dB). Così puoi configurare il dispositivo esattamente come desideri!

4. Design speciale integrato per simulare il suono dei dischi in vinile.

Amplificatore discreto eccellente e reale integrato

L'ultimo stadio del segnale sono le fasi di uscita analogiche, che hanno un'influenza decisiva sulla qualità finale del suono del DAC. 

Dopo la conversione D/A tramite i moduli D/A R2R, il segnale analogico viene trasportato da stadi di uscita a transistor completamente discreti e abbinati.

Le speciali fasi di uscita ACSS ad alta velocità sono prive di retroazione e controllate in corrente. 

Sono così speciali perché quasi tutti gli altri design devono convertire il segnale più volte da corrente a tensione e viceversa, il che porta a meno dettagli e a una scena sonora meno definita.

Le fasi di uscita dispongono di due coppie di transistor da 15 W che offrono una forte potenza di pilotaggio. Il design differenziale a diamante previene le distorsioni di commutazione, funziona in Classe A, ma non assorbe molta corrente a vuoto. La modalità di pilotaggio bilanciato sopprime rumore e distorsioni e migliora la scena sonora, il fondo e la trasparenza, ecc.

Costruzione dell'alimentazione ad alte prestazioni

In totale, 5 gruppi di alimentatori ultraveloci e a bassissimo rumore garantiscono un'alimentazione molto pulita delle parti digitali del DAC. Per gli amplificatori analogici sono installati due gruppi di alimentatori puri di Classe A, che rendono il suono più trasparente e analogico.

Dettagli tecnici