Audio-GD R1 MKIII - DAC R2R completamente discreto

1 pezzo argento disponibile in magazzino e pronto per la spedizione immediata. Altrimenti: tempo di consegna circa 2 settimane.
(I dispositivi sono realizzati a mano su ordinazione del cliente)

Punti salienti

• Isolatore integrato per l'isolamento completo di tutti gli ingressi, inclusi USB, HDMI e SPDIF, e del processore FPGA rispetto alle parti analogiche.

• Design completamente bilanciato delle parti analogiche con transistor discreti.

• Alimentazione separata con trasformatore R-Core, integrata con 7 alimentatori lineari ultra-veloci e due alimentatori puri in Classe A.

• Vero design DAC bilanciato, integrato con 4 gruppi di decoder DSD nativi completamente discreti e bilanciati, 8 gruppi di decoder PCM R-2R completamente discreti e bilanciati e trasferimento asincrono Amanero 384 a 32 bit / PCM384K / DSD512.

• USB trasmette il segnale IIS al processore FPGA e riceve il segnale di clock dal processore FPGA; l'interfaccia USB senza clock dati integrati garantisce una trasmissione del segnale molto precisa, migliorando notevolmente la qualità del suono.

• L'FPGA elabora i dati in modalità parallela. I dati IIS vengono trasmessi in modalità seriale, con ogni trasmissione dati che richiede un ciclo di clock per l'elaborazione o la trasmissione. Un frame di dati (inclusi dati L e R) richiede 64 cicli di clock per l'elaborazione o la trasmissione, quindi i dati sono influenzati da questi 64 cicli di clock.

• In modalità di elaborazione e trasmissione dati parallela, invece, è necessario un solo ciclo di clock per completare l'elaborazione e la trasmissione di un frame di dati, evitando così l'influenza della stabilità del clock.

• L'ingresso IIS (inclusi USB e HDMI-IIS) viene combinato in dati paralleli doppi a 32 bit dopo l'ingresso, l'ingresso SPDIF viene combinato in dati paralleli doppi a 24 bit dopo il decoder e l'ingresso DSD viene combinato in dati paralleli doppi a 64 bit.

Vantaggi e svantaggi del DAC R-2R 

Vantaggi

1. L'R-2R non converte il segnale di clock nel segnale di uscita.

2. L'R-2R è insensibile al jitter, mentre i convertitori Delta-Sigma D/A sono molto più sensibili al jitter.

3. Il segnale in uscita è molto più preciso rispetto ai convertitori Delta-Sigma D/A.

Svantaggi

1. Il tasso di distorsione armonica è oggi estremamente basso nei chip Sigma-Delta; i resistori R2R sono anch'essi buoni, ma non così tanto.

2. Le interferenze e la precisione delle resistenze del circuito sono molto difficili da evitare e richiedono una tecnologia complessa per essere corrette.

Design di base R-2R sul mercato

Il DAC R-2R è molto popolare oggi ed è disponibile da kit fai-da-te fino a prodotti di fascia alta.

Nel segmento DIY di fascia bassa, il design R-2R si basa spesso sulla vecchia tecnologia sviluppata molto tempo fa da MSB e comprende solo il design base del resistore R2R, senza il meraviglioso design di correzione della tecnologia originale MSB. In questo design si usano chip logici di registri a scorrimento in modalità seriale per convertire i dati in un segnale analogico. I problemi strutturali della tecnologia R2R non possono essere evitati e le prestazioni dipendono esclusivamente dalla precisione delle resistenze del resistore.

Nel mercato high-end, il design R2R è molto più complesso e raggiunge le migliori prestazioni. Un semplice resistore R2R non è affatto sufficiente per ottenere buone prestazioni e qualità del suono! Alcuni produttori usano registri a scorrimento. Un design meno complesso e meno performante, basato su chip logici tradizionali che lavorano in modalità seriale per correggere il resistore.

Un design molto migliore commuta le resistenze in modalità parallela. Un FPGA ultra-veloce controlla e corregge il resistore R2R. La modalità di progettazione parallela controlla ogni bit singolarmente, raggiungendo così prestazioni mai viste prima. (In modalità parallela è necessario solo 1 ciclo di clock per emettere tutti i dati; la modalità seriale richiede almeno da 8 a 24 cicli di clock) Il design parallelo è molto più complesso. Se progettato correttamente, può correggere ogni bit del resistore. La foto qui sotto mostra un design con un tale FPGA, in grado di correggere le inevitabili imperfezioni del resistore R2R causate dalla tolleranza delle resistenze e dai glitch, per ottenere le migliori prestazioni.


Precisione delle resistenze del resistore (tolleranza)

Molti pensano che la tolleranza delle resistenze nel resistore sia la cosa più importante per ottenere le migliori prestazioni. Oggi una risoluzione a 24 bit è lo standard. Quale tolleranza è necessaria per raggiungere una risoluzione a 24 bit?
Con 16 bit, la tolleranza di 1/65536, lo 0,1% (1/1000), non è affatto sufficiente; anche una tolleranza dello 0,01% (1/10000), la migliore disponibile oggi, non può gestire correttamente richieste a 16 bit; e qui non stiamo nemmeno considerando i 24 bit!

La tolleranza della resistenza non risolverà mai le imperfezioni di un resistore. Ciò richiederebbe resistenze con una tolleranza dello 0,00001% in grado di gestire una risoluzione a 24 bit. Questo è possibile solo teoricamente, poiché i chip di logica discreta hanno già un'impedenza interna troppo elevata e distruggerebbero la tolleranza impossibile di una resistenza.

La soluzione consiste nel correggere i percorsi e non affidarsi solo alla tolleranza delle resistenze. È una combinazione di entrambi: resistenze a tolleranza ultra bassa controllate da una tecnologia di correzione con un FPGA molto veloce, applicata nel nostro design.


Il significato di FPGA/CPLD

FPGA sta per Programmable Array Logic. Oggi gli FPGA sono utilizzati in molti DAC di alta qualità, come il popolare DAC ROCKNA WAVEDREAM.
Utilizziamo l'FPGA nei nostri prodotti DAC dal 2008.
Il R-7 ha 1 chip FPGA e 5 chip CPLD programmabili integrati per separare i vari circuiti configurati ed evitare interferenze.

Il design hardware interno è completamente controllato da software complesso. Un grande vantaggio è che il software nell'FPGA può essere facilmente aggiornato per offrire nuove funzionalità o migliorare le prestazioni. Un design così è molto flessibile e a prova di futuro!
　

Compiti FPGA/CPLD

1. L'interfaccia SPDIF ad alte prestazioni FPGA sostituisce i tradizionali chip interfaccia SPDIF come DIR9001, WM8805 o AK411X, che hanno prestazioni inferiori rispetto all'FPGA.

2. Processo completo di re-clock con design FIFO per tutti gli ingressi. In questo modo i dati in uscita sono completamente sincronizzati con il segnale di clock per evitare qualsiasi jitter.

3. Oversampling integrato 2X, 4X e 8X e filtri digitali e inoltre 4 diverse modalità NOS (solo filtraggio analogico 6dB). Così puoi configurarlo completamente a tuo piacimento!

4. Design speciale integrato per simulare il suono TDA1541A + SAA7220.

Specifiche