Audio-GD R1 MKIII - Fully Discrete R2R DAC

1 Stück silber auf Lager und sofort lieferbar. Sonst: Lieferzeit ca. 2 Wochen.
(Die Geräte werden nach Kundenbestellung handgefertigt)

Highlights

• Eingebauter Isolator für die vollständige Isolierung aller Eingänge, einschließlich USB-, HDMI- und SPDIF-Eingänge, sowie des FPGA-Prozessors gegenüber den analogen Teilen.

• Vollständig symmetrisches Design der analogen Teile mit diskreten Transistoren.

• Separate R-Core-Transformator-Stromversorgung, integrierte 7 Ultra-Speed-Linear-Netzteile und zwei reine Klasse-A-Netzteile

• Echtes symmetrisches DAC-Design, integrierte 4 Gruppen vollständig diskreter, echt symmetrischer DSD-Native-Decoder, 8 Gruppen vollständig diskreter R-2R-PCM-Decoder und 32 Bit / PCM384K /DSD512 asynchroner Transfer Amanero 384 .

• USB  überträgt das IIS-Signal an den FPGA-Prozessor und empfängt das Taktsignal vom FPGA-Prozessor, die USB-Schnittstelle ohne integrierte Datentakte, die Signalübertragung ist sehr genau, die Klangqualität wird deutlich verbessert.

• Der FPGA verarbeitet Daten im  Parallelmodus. Die IIS-Daten werden im seriellen Übertragungsmodus übertragen, wobei jede Datenübertragung einen Taktzyklus zur Verarbeitung oder Übertragung benötigt. Ein Datenrahmen (einschließlich L- und R-Daten) benötigt 64 Taktzyklen zur Verarbeitung oder Übertragung, sodass die Daten durch die 64 Taktzyklen beeinflusst werden.

• Im parallelen Datenverarbeitungs- und Übertragungsmodus hingegen ist nur ein Taktzyklus erforderlich, um die Verarbeitung und Übertragung eines Datenrahmens abzuschließen, wodurch der Einfluss der Taktstabilität vermieden werden kann.

• Der IIS-Eingang (einschließlich USB und HDMI-IIS) wird nach der Eingabe zu doppelten 32-Bit-Parallel-Daten kombiniert, der SPDIF-Eingang wird nach dem Decoder zu doppelten 24-Bit-Parallel-Daten kombiniert und der DSD-Eingang wird zu doppelten 64-Bit-Parallel-Daten kombiniert.

Vor- und Nachteile des R-2R DAC 

Vorteile

1. der R-2R wandelt das Taktsignal nicht in das Ausgangssignal um.

2. R-2R ist unempfindlich gegen Jitter, während Delta-Sigma D/A viel empfindlicher gegen Jitter ist.

3. Das Ausgangssignal ist im Vergleich zu Delta-Sigma D/A viel präziser.

Nachteile

1. der Klirrfaktor ist heute bei Sigma-Delta-Chips extrem gut; R2R-Leiter sind ebenfalls gut, aber nicht so gut.

2. Störungen und Genauigkeit der Leiterwiderstände sind sehr schwer zu vermeiden und erfordern eine komplexe Technologie, um sie zu beheben.

R-2R-Basisdesign auf dem Markt

Der R-2R DAC ist heutzutage sehr beliebt und von DIY-Kits bis hin zu High-End-Produkten erhältlich.

Im unteren Bereich des DIY-Marktes basiert das R-2R-Design oft auf der alten Technologie, die vor langer Zeit von MSB entwickelt wurde, und umfasst nur das grundlegende R2R-Leiterdesign und nicht das wunderbare Korrekturdesign der ursprünglichen MSB-Technologie. Bei diesem Design werden Datenschieberegister-Logikchips im Serienmodus verwendet, um die Daten in ein analoges Signal umzuwandeln. Die strukturellen Probleme der R2R-Technologie lassen sich nicht vermeiden, und die Leistung hängt ausschließlich von der Genauigkeit der Leiterwiderstände ab.

Auf dem High-End-Markt ist das R2R-Design viel komplexer und erreicht die beste Leistung. Eine einfache R2R-Leiter ist einfach nicht ausreichend, um eine gute Leistung und Klangqualität zu erreichen! Einige Hersteller verwenden Schieberegister. Ein weniger komplexes und weniger leistungsfähiges Design, das auf traditionellen Logikchips basiert, die im seriellen Modus arbeiten, um die Leiter zu korrigieren.

Ein weitaus besseres Design schaltet Widerstände im Parallelmodus. Ein ultraschneller FPGA steuert und korrigiert die R2R-Leiter. Der parallele Entwurfsmodus steuert jeweils jedes Bit und erreicht so eine noch nie dagewesene Leistung. (Im Parallelmodus wird nur 1 Taktzyklus benötigt, um alle Daten auszugeben; der serielle Entwurfsmodus benötigt mindestens 8 bis 24 Taktzyklen) Der parallele Entwurf ist viel komplizierter. Wenn er richtig entworfen ist, kann er jedes Bit des Leiters korrigieren. Das Foto unten zeigt ein Design mit einem solchen FPGA, das die unvermeidlichen Unzulänglichkeiten der R2R-Leiter korrigieren kann, die durch die Toleranz der Widerstände und Glitches verursacht werden, um die beste Leistung zu erzielen.


Genauigkeit der Leiterwiderstände (Toleranz)

Viele sind der Meinung, dass die Toleranz der Widerstände in der Leiter am wichtigsten ist, um die beste Leistung zu erreichen. Heutzutage ist eine Auflösung von 24 Bit Standard. Welche Toleranz ist erforderlich, um eine 24-Bit-Auflösung zu erreichen?
Bei 16 Bit reicht die Toleranz von 1/66536, 0,1 % (1/1000) bei weitem nicht aus, selbst eine Toleranz von 0,01 % (1/10000), die beste heute verfügbare Toleranz, kann 16-Bit-Anfragen nicht korrekt verarbeiten; wir rechnen hier nicht einmal mit 24 Bit!

Die Toleranz des Widerstands wird niemals die Unvollkommenheiten eines Leiters lösen. Dies würde Widerstände mit einer Toleranz von 0,00001% erfordern, die eine Auflösung von 24 Bit verarbeiten können. Dies ist nur theoretisch möglich, da die diskreten Schaltlogik-Chips bereits eine zu hohe interne Impedanz aufweisen und die unmögliche Toleranz eines Widerstands zerstören würden.

Die Lösung besteht darin, die Leiter zu korrigieren und sich nicht nur auf die Toleranz von Widerständen zu verlassen. Es ist eine Kombination aus beidem: Ultra-niedrige Toleranzwiderstände, die durch eine Korrekturtechnologie mit einem sehr schnellen FPGA gesteuert werden, sind in unserem Design anwendbar.


Die Bedeutung des FPGA/CPLD

FPGA steht für Programmable Array Logic. Heutzutage werden FPGAs in vielen hochwertigen DACs eingesetzt, wie z.B. dem beliebten ROCKNA WAVEDREAM DAC.
Wir haben das FPGA in unseren DAC Produkten seit 2008 eingesetzt.
Der R-7 hat 1 pc FPGA und 5 pc CPLD programmierbare Chipsätze eingebaut, um die verschiedenen konfigurierten Schaltungen zu trennen und Unterbrechungen zu vermeiden.

Das interne Hardware-Design wird vollständig durch komplexe Software gesteuert. Ein großer Vorteil ist die Tatsache, dass die Software im FPGA leicht aufgerüstet werden kann, um neue Funktionen anzubieten oder die Leistung zu verbessern. Ein solches Design ist sehr flexibel und zukunftssicher!
　

FPGA/CPLD Aufgaben

1. Die FPGA-Hochleistungs-SPDIF-Schnittstelle ersetzt herkömmliche SPDIF-Schnittstellenchips wie DIR9001, WM8805 oder AK411X, die im Vergleich zum FPGA eine geringere Leistung aufweisen.

2. Vollständiger Re-Clocking-Prozess mit FIFO-Design für alle Eingänge. Auf diese Weise werden die Ausgangsdaten vollständig mit dem Taktsignal synchronisiert, um jeglichen Jitter zu vermeiden.

3. Eingebautes 2X, 4X und 8X Oversampling und digitale Filter und darüber hinaus 4 verschiedene NOS-Modi (nur analoge 6dB Filterung). So können Sie ihn ganz nach Ihrem Geschmack konfigurieren!

4. Eingebautes spezielles Design, um den TDA1541A + SAA7220 Klang zu simulieren.

Spezifikationen